ਐਡਵਾਂਸਡ ਪੈਕੇਜਿੰਗ ਲਈ ਬੁਨਿਆਦੀ ਸ਼ਬਦਾਵਲੀ

ਐਡਵਾਂਸਡ ਪੈਕੇਜਿੰਗ 'ਮੂਰ ਤੋਂ ਵੱਧ' ਯੁੱਗ ਦੀਆਂ ਤਕਨੀਕੀ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਵਿੱਚੋਂ ਇੱਕ ਹੈ।ਜਿਵੇਂ ਕਿ ਹਰੇਕ ਪ੍ਰਕਿਰਿਆ ਨੋਡ 'ਤੇ ਚਿਪਸ ਨੂੰ ਛੋਟਾ ਕਰਨਾ ਔਖਾ ਅਤੇ ਮਹਿੰਗਾ ਹੋ ਜਾਂਦਾ ਹੈ, ਇੰਜਨੀਅਰ ਕਈ ਚਿਪਸ ਨੂੰ ਉੱਨਤ ਪੈਕੇਜਾਂ ਵਿੱਚ ਪਾ ਰਹੇ ਹਨ ਤਾਂ ਜੋ ਉਹਨਾਂ ਨੂੰ ਉਹਨਾਂ ਨੂੰ ਸੁੰਗੜਨ ਲਈ ਸੰਘਰਸ਼ ਨਾ ਕਰਨਾ ਪਵੇ।ਇਹ ਲੇਖ ਉੱਨਤ ਪੈਕੇਜਿੰਗ ਤਕਨਾਲੋਜੀ ਵਿੱਚ ਵਰਤੇ ਜਾਣ ਵਾਲੇ 10 ਸਭ ਤੋਂ ਆਮ ਸ਼ਬਦਾਂ ਦੀ ਇੱਕ ਸੰਖੇਪ ਜਾਣ-ਪਛਾਣ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।

2.5D ਪੈਕੇਜ

2.5D ਪੈਕੇਜ ਪਰੰਪਰਾਗਤ 2D IC ਪੈਕੇਜਿੰਗ ਤਕਨਾਲੋਜੀ ਦੀ ਇੱਕ ਉੱਨਤੀ ਹੈ, ਜੋ ਕਿ ਵਧੀਆ ਲਾਈਨ ਅਤੇ ਸਪੇਸ ਉਪਯੋਗਤਾ ਲਈ ਸਹਾਇਕ ਹੈ।ਇੱਕ 2.5D ਪੈਕੇਜ ਵਿੱਚ, ਬੇਅਰ ਡਾਈਜ਼ ਨੂੰ ਸਟੈਕ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਜਾਂ ਇੱਕ ਇੰਟਰਪੋਜ਼ਰ ਲੇਅਰ ਦੇ ਸਿਖਰ 'ਤੇ ਵਿਅਸ (TSVs) ਰਾਹੀਂ ਸਿਲੀਕਾਨ ਨਾਲ ਰੱਖਿਆ ਜਾਂਦਾ ਹੈ।ਬੇਸ, ਜਾਂ ਇੰਟਰਪੋਜ਼ਰ ਲੇਅਰ, ਚਿਪਸ ਦੇ ਵਿਚਕਾਰ ਕਨੈਕਟੀਵਿਟੀ ਪ੍ਰਦਾਨ ਕਰਦੀ ਹੈ।

2.5D ਪੈਕੇਜ ਆਮ ਤੌਰ 'ਤੇ ਉੱਚ-ਅੰਤ ASICs, FPGAs, GPUs ਅਤੇ ਮੈਮੋਰੀ ਕਿਊਬ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ।2008 ਵਿੱਚ Xilinx ਨੇ ਆਪਣੇ ਵੱਡੇ FPGAs ਨੂੰ ਉੱਚ ਉਪਜ ਦੇ ਨਾਲ ਚਾਰ ਛੋਟੇ ਚਿਪਸ ਵਿੱਚ ਵੰਡਿਆ ਅਤੇ ਇਹਨਾਂ ਨੂੰ ਸਿਲੀਕਾਨ ਇੰਟਰਪੋਜ਼ਰ ਲੇਅਰ ਨਾਲ ਜੋੜਿਆ।2.5D ਪੈਕੇਜ ਇਸ ਤਰ੍ਹਾਂ ਪੈਦਾ ਹੋਏ ਅਤੇ ਆਖਰਕਾਰ ਉੱਚ ਬੈਂਡਵਿਡਥ ਮੈਮੋਰੀ (HBM) ਪ੍ਰੋਸੈਸਰ ਏਕੀਕਰਣ ਲਈ ਵਿਆਪਕ ਤੌਰ 'ਤੇ ਵਰਤੇ ਗਏ।

ਇੱਕ 2.5D ਪੈਕੇਜ ਦਾ ਚਿੱਤਰ

3D ਪੈਕੇਜਿੰਗ

ਇੱਕ 3D IC ਪੈਕੇਜ ਵਿੱਚ, ਲਾਜਿਕ ਡਾਈ ਨੂੰ ਇਕੱਠੇ ਸਟੈਕ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਜਾਂ ਸਟੋਰੇਜ ਡਾਈ ਦੇ ਨਾਲ, ਵੱਡੇ ਸਿਸਟਮ-ਆਨ-ਚਿਪਸ (SoCs) ਬਣਾਉਣ ਦੀ ਲੋੜ ਨੂੰ ਖਤਮ ਕਰਦਾ ਹੈ।ਡਾਈ ਇੱਕ ਐਕਟਿਵ ਇੰਟਰਪੋਜ਼ਰ ਲੇਅਰ ਦੁਆਰਾ ਇੱਕ ਦੂਜੇ ਨਾਲ ਜੁੜੇ ਹੋਏ ਹਨ, ਜਦੋਂ ਕਿ 2.5D IC ਪੈਕੇਜ ਇੰਟਰਪੋਜ਼ਰ ਲੇਅਰ 'ਤੇ ਕੰਪੋਨੈਂਟਾਂ ਨੂੰ ਸਟੈਕ ਕਰਨ ਲਈ ਕੰਡਕਟਿਵ ਬੰਪ ਜਾਂ TSVs ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ, 3D IC ਪੈਕੇਜ TSVs ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਕੰਪੋਨੈਂਟਾਂ ਨਾਲ ਸਿਲੀਕਾਨ ਵੇਫਰਾਂ ਦੀਆਂ ਕਈ ਪਰਤਾਂ ਨੂੰ ਜੋੜਦੇ ਹਨ।

TSV ਟੈਕਨਾਲੋਜੀ 2.5D ਅਤੇ 3D IC ਪੈਕੇਜਾਂ ਦੋਵਾਂ ਵਿੱਚ ਸਮਰੱਥ ਕਰਨ ਵਾਲੀ ਮੁੱਖ ਤਕਨਾਲੋਜੀ ਹੈ, ਅਤੇ ਸੈਮੀਕੰਡਕਟਰ ਉਦਯੋਗ 3D IC ਪੈਕੇਜਾਂ ਵਿੱਚ DRAM ਚਿਪਸ ਬਣਾਉਣ ਲਈ HBM ਤਕਨਾਲੋਜੀ ਦੀ ਵਰਤੋਂ ਕਰ ਰਿਹਾ ਹੈ।

3D ਪੈਕੇਜ ਦਾ ਇੱਕ ਕਰਾਸ-ਵਿਭਾਗੀ ਦ੍ਰਿਸ਼ ਦਿਖਾਉਂਦਾ ਹੈ ਕਿ ਸਿਲੀਕਾਨ ਚਿਪਸ ਦੇ ਵਿਚਕਾਰ ਲੰਬਕਾਰੀ ਇੰਟਰਕਨੈਕਸ਼ਨ ਧਾਤੂ ਤਾਂਬੇ TSVs ਦੁਆਰਾ ਪ੍ਰਾਪਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।

ਚਿਪਲੇਟ

ਚਿਪਲੇਟਸ 3D IC ਪੈਕੇਜਿੰਗ ਦਾ ਇੱਕ ਹੋਰ ਰੂਪ ਹੈ ਜੋ CMOS ਅਤੇ ਗੈਰ-CMOS ਕੰਪੋਨੈਂਟਸ ਦੇ ਵਿਭਿੰਨ ਏਕੀਕਰਣ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਂਦਾ ਹੈ।ਦੂਜੇ ਸ਼ਬਦਾਂ ਵਿੱਚ, ਉਹ ਇੱਕ ਪੈਕੇਜ ਵਿੱਚ ਵੱਡੇ SoCs ਦੀ ਬਜਾਏ ਛੋਟੇ SoCs ਹਨ, ਜਿਨ੍ਹਾਂ ਨੂੰ ਚਿਪਲੇਟ ਵੀ ਕਿਹਾ ਜਾਂਦਾ ਹੈ।

ਇੱਕ ਵੱਡੇ SoC ਨੂੰ ਛੋਟੇ, ਛੋਟੇ ਚਿਪਸ ਵਿੱਚ ਵੰਡਣਾ ਇੱਕ ਸਿੰਗਲ ਬੇਅਰ ਡਾਈ ਨਾਲੋਂ ਵੱਧ ਪੈਦਾਵਾਰ ਅਤੇ ਘੱਟ ਲਾਗਤਾਂ ਦੀ ਪੇਸ਼ਕਸ਼ ਕਰਦਾ ਹੈ।ਚਿਪਲੇਟ ਡਿਜ਼ਾਈਨਰਾਂ ਨੂੰ ਇਹ ਵਿਚਾਰ ਕੀਤੇ ਬਿਨਾਂ ਕਿ ਕਿਹੜੀ ਪ੍ਰਕਿਰਿਆ ਨੋਡ ਦੀ ਵਰਤੋਂ ਕਰਨੀ ਹੈ ਅਤੇ ਇਸ ਨੂੰ ਬਣਾਉਣ ਲਈ ਕਿਹੜੀ ਤਕਨਾਲੋਜੀ ਦੀ ਵਰਤੋਂ ਕਰਨੀ ਹੈ, ਆਈਪੀ ਦੀ ਵਿਸ਼ਾਲ ਸ਼੍ਰੇਣੀ ਦਾ ਲਾਭ ਲੈਣ ਦੀ ਆਗਿਆ ਦਿੰਦੀ ਹੈ।ਉਹ ਚਿੱਪ ਨੂੰ ਬਣਾਉਣ ਲਈ ਸਿਲਿਕਨ, ਸ਼ੀਸ਼ੇ ਅਤੇ ਲੈਮੀਨੇਟ ਸਮੇਤ ਬਹੁਤ ਸਾਰੀਆਂ ਸਮੱਗਰੀਆਂ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦੇ ਹਨ।

ਚਿਪਲੇਟ-ਅਧਾਰਿਤ ਸਿਸਟਮ ਇੱਕ ਵਿਚੋਲੇ ਪਰਤ 'ਤੇ ਮਲਟੀਪਲ ਚਿਪਲੇਟਸ ਦੇ ਬਣੇ ਹੁੰਦੇ ਹਨ

ਫੈਨ ਆਉਟ ਪੈਕੇਜ

ਇੱਕ ਫੈਨ ਆਉਟ ਪੈਕੇਜ ਵਿੱਚ, "ਕੁਨੈਕਸ਼ਨ" ਨੂੰ ਹੋਰ ਬਾਹਰੀ I/O ਪ੍ਰਦਾਨ ਕਰਨ ਲਈ ਚਿੱਪ ਦੀ ਸਤ੍ਹਾ ਤੋਂ ਫੈਨ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।ਇਹ ਇੱਕ epoxy ਮੋਲਡਿੰਗ ਸਮੱਗਰੀ (EMC) ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ ਜੋ ਪੂਰੀ ਤਰ੍ਹਾਂ ਨਾਲ ਡਾਈ ਵਿੱਚ ਸ਼ਾਮਲ ਹੁੰਦਾ ਹੈ, ਵੇਫਰ ਬੰਪਿੰਗ, ਫਲੈਕਸਿੰਗ, ਫਲਿੱਪ-ਚਿੱਪ ਮਾਊਂਟਿੰਗ, ਸਫਾਈ, ਥੱਲੇ ਛਿੜਕਾਅ ਅਤੇ ਇਲਾਜ ਵਰਗੀਆਂ ਪ੍ਰਕਿਰਿਆਵਾਂ ਦੀ ਲੋੜ ਨੂੰ ਖਤਮ ਕਰਦਾ ਹੈ।ਇਸਲਈ, ਕਿਸੇ ਵਿਚੋਲੇ ਦੀ ਪਰਤ ਦੀ ਵੀ ਲੋੜ ਨਹੀਂ ਹੈ, ਵਿਪਰੀਤ ਏਕੀਕਰਣ ਨੂੰ ਬਹੁਤ ਸੌਖਾ ਬਣਾਉਂਦਾ ਹੈ।

ਫੈਨ-ਆਊਟ ਤਕਨਾਲੋਜੀ ਹੋਰ ਪੈਕੇਜ ਕਿਸਮਾਂ ਨਾਲੋਂ ਵਧੇਰੇ I/O ਦੇ ਨਾਲ ਇੱਕ ਛੋਟਾ ਪੈਕੇਜ ਪੇਸ਼ ਕਰਦੀ ਹੈ, ਅਤੇ 2016 ਵਿੱਚ ਇਹ ਤਕਨਾਲੋਜੀ ਸਟਾਰ ਸੀ ਜਦੋਂ ਐਪਲ ਆਪਣੇ 16nm ਐਪਲੀਕੇਸ਼ਨ ਪ੍ਰੋਸੈਸਰ ਅਤੇ ਮੋਬਾਈਲ DRAM ਨੂੰ iPhone ਲਈ ਇੱਕ ਪੈਕੇਜ ਵਿੱਚ ਏਕੀਕ੍ਰਿਤ ਕਰਨ ਲਈ TSMC ਦੀ ਪੈਕੇਜਿੰਗ ਤਕਨਾਲੋਜੀ ਦੀ ਵਰਤੋਂ ਕਰਨ ਦੇ ਯੋਗ ਸੀ। 7.

ਪੱਖਾ-ਆਉਟ ਪੈਕੇਜਿੰਗ

ਫੈਨ-ਆਊਟ ਵੇਫਰ ਲੈਵਲ ਪੈਕੇਜਿੰਗ (FOWLP)

FOWLP ਤਕਨਾਲੋਜੀ ਵੇਫਰ-ਲੇਵਲ ਪੈਕੇਜਿੰਗ (WLP) ਵਿੱਚ ਇੱਕ ਸੁਧਾਰ ਹੈ ਜੋ ਸਿਲੀਕਾਨ ਚਿਪਸ ਲਈ ਵਧੇਰੇ ਬਾਹਰੀ ਕਨੈਕਸ਼ਨ ਪ੍ਰਦਾਨ ਕਰਦੀ ਹੈ।ਇਸ ਵਿੱਚ ਇੱਕ ਈਪੌਕਸੀ ਮੋਲਡਿੰਗ ਸਮੱਗਰੀ ਵਿੱਚ ਚਿੱਪ ਨੂੰ ਏਮਬੈਡ ਕਰਨਾ ਅਤੇ ਫਿਰ ਵੇਫਰ ਸਤਹ 'ਤੇ ਉੱਚ ਘਣਤਾ ਮੁੜ ਵੰਡਣ ਵਾਲੀ ਪਰਤ (RDL) ਦਾ ਨਿਰਮਾਣ ਕਰਨਾ ਅਤੇ ਇੱਕ ਪੁਨਰਗਠਿਤ ਵੇਫਰ ਬਣਾਉਣ ਲਈ ਸੋਲਡਰ ਗੇਂਦਾਂ ਨੂੰ ਲਾਗੂ ਕਰਨਾ ਸ਼ਾਮਲ ਹੈ।

FOWLP ਪੈਕੇਜ ਅਤੇ ਐਪਲੀਕੇਸ਼ਨ ਬੋਰਡ ਦੇ ਵਿਚਕਾਰ ਬਹੁਤ ਸਾਰੇ ਕੁਨੈਕਸ਼ਨ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ, ਅਤੇ ਕਿਉਂਕਿ ਸਬਸਟਰੇਟ ਡਾਈ ਤੋਂ ਵੱਡਾ ਹੈ, ਡਾਈ ਪਿੱਚ ਅਸਲ ਵਿੱਚ ਵਧੇਰੇ ਆਰਾਮਦਾਇਕ ਹੈ।

ਇੱਕ FOWLP ਪੈਕੇਜ ਦੀ ਉਦਾਹਰਨ

ਵਿਪਰੀਤ ਏਕੀਕਰਣ

ਉੱਚ-ਪੱਧਰੀ ਅਸੈਂਬਲੀਆਂ ਵਿੱਚ ਵੱਖਰੇ ਤੌਰ 'ਤੇ ਨਿਰਮਿਤ ਵੱਖ-ਵੱਖ ਹਿੱਸਿਆਂ ਦਾ ਏਕੀਕਰਣ ਕਾਰਜਸ਼ੀਲਤਾ ਨੂੰ ਵਧਾ ਸਕਦਾ ਹੈ ਅਤੇ ਓਪਰੇਟਿੰਗ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਵਿੱਚ ਸੁਧਾਰ ਕਰ ਸਕਦਾ ਹੈ, ਇਸਲਈ ਸੈਮੀਕੰਡਕਟਰ ਕੰਪੋਨੈਂਟ ਨਿਰਮਾਤਾ ਇੱਕ ਸਿੰਗਲ ਅਸੈਂਬਲੀ ਵਿੱਚ ਵੱਖ-ਵੱਖ ਪ੍ਰਕਿਰਿਆ ਦੇ ਪ੍ਰਵਾਹ ਦੇ ਨਾਲ ਕਾਰਜਸ਼ੀਲ ਹਿੱਸਿਆਂ ਨੂੰ ਜੋੜਨ ਦੇ ਯੋਗ ਹੁੰਦੇ ਹਨ।

ਵਿਭਿੰਨ ਏਕੀਕਰਣ ਸਿਸਟਮ-ਇਨ-ਪੈਕੇਜ (SiP) ਦੇ ਸਮਾਨ ਹੈ, ਪਰ ਇੱਕ ਸਿੰਗਲ ਸਬਸਟਰੇਟ 'ਤੇ ਮਲਟੀਪਲ ਬੇਅਰ ਡਾਈਜ਼ ਨੂੰ ਜੋੜਨ ਦੀ ਬਜਾਏ, ਇਹ ਇੱਕ ਸਿੰਗਲ ਸਬਸਟਰੇਟ 'ਤੇ ਚਿਪਲੇਟਸ ਦੇ ਰੂਪ ਵਿੱਚ ਕਈ ਆਈਪੀ ਨੂੰ ਜੋੜਦਾ ਹੈ।ਵਿਪਰੀਤ ਏਕੀਕਰਣ ਦਾ ਮੂਲ ਵਿਚਾਰ ਇੱਕੋ ਪੈਕੇਜ ਵਿੱਚ ਵੱਖ-ਵੱਖ ਫੰਕਸ਼ਨਾਂ ਦੇ ਨਾਲ ਕਈ ਹਿੱਸਿਆਂ ਨੂੰ ਜੋੜਨਾ ਹੈ।

ਵਿਪਰੀਤ ਏਕੀਕਰਣ ਵਿੱਚ ਕੁਝ ਤਕਨੀਕੀ ਬਿਲਡਿੰਗ ਬਲਾਕ

ਐਚ.ਬੀ.ਐਮ

HBM ਇੱਕ ਮਿਆਰੀ ਸਟੈਕ ਸਟੋਰੇਜ ਤਕਨਾਲੋਜੀ ਹੈ ਜੋ ਇੱਕ ਸਟੈਕ ਦੇ ਅੰਦਰ ਅਤੇ ਮੈਮੋਰੀ ਅਤੇ ਲਾਜ਼ੀਕਲ ਕੰਪੋਨੈਂਟਸ ਦੇ ਵਿਚਕਾਰ ਡੇਟਾ ਲਈ ਉੱਚ ਬੈਂਡਵਿਡਥ ਚੈਨਲ ਪ੍ਰਦਾਨ ਕਰਦੀ ਹੈ।HBM ਪੈਕੇਜ ਮੈਮੋਰੀ ਡਾਈ ਨੂੰ ਸਟੈਕ ਕਰਦੇ ਹਨ ਅਤੇ ਹੋਰ I/O ਅਤੇ ਬੈਂਡਵਿਡਥ ਬਣਾਉਣ ਲਈ ਉਹਨਾਂ ਨੂੰ TSV ਰਾਹੀਂ ਇਕੱਠੇ ਜੋੜਦੇ ਹਨ।

HBM ਇੱਕ JEDEC ਸਟੈਂਡਰਡ ਹੈ ਜੋ ਐਪਲੀਕੇਸ਼ਨ ਪ੍ਰੋਸੈਸਰਾਂ, GPUs ਅਤੇ SoCs ਦੇ ਨਾਲ ਇੱਕ ਪੈਕੇਜ ਦੇ ਅੰਦਰ DRAM ਭਾਗਾਂ ਦੀਆਂ ਕਈ ਪਰਤਾਂ ਨੂੰ ਲੰਬਕਾਰੀ ਰੂਪ ਵਿੱਚ ਜੋੜਦਾ ਹੈ।HBM ਮੁੱਖ ਤੌਰ 'ਤੇ ਹਾਈ-ਐਂਡ ਸਰਵਰਾਂ ਅਤੇ ਨੈੱਟਵਰਕਿੰਗ ਚਿਪਸ ਲਈ 2.5D ਪੈਕੇਜ ਵਜੋਂ ਲਾਗੂ ਕੀਤਾ ਗਿਆ ਹੈ।HBM2 ਰੀਲੀਜ਼ ਹੁਣ ਸ਼ੁਰੂਆਤੀ HBM ਰੀਲੀਜ਼ ਦੀ ਸਮਰੱਥਾ ਅਤੇ ਕਲਾਕ ਰੇਟ ਸੀਮਾਵਾਂ ਨੂੰ ਸੰਬੋਧਿਤ ਕਰਦੀ ਹੈ।

HBM ਪੈਕੇਜ

ਵਿਚਕਾਰਲੀ ਪਰਤ

ਇੰਟਰਪੋਜ਼ਰ ਲੇਅਰ ਉਹ ਕੰਡਿਊਟ ਹੈ ਜਿਸ ਰਾਹੀਂ ਪੈਕੇਜ ਵਿੱਚ ਮਲਟੀ-ਚਿੱਪ ਬੇਅਰ ਡਾਈ ਜਾਂ ਬੋਰਡ ਤੋਂ ਇਲੈਕਟ੍ਰੀਕਲ ਸਿਗਨਲ ਪਾਸ ਕੀਤੇ ਜਾਂਦੇ ਹਨ।ਇਹ ਸਾਕਟਾਂ ਜਾਂ ਕਨੈਕਟਰਾਂ ਵਿਚਕਾਰ ਇਲੈਕਟ੍ਰੀਕਲ ਇੰਟਰਫੇਸ ਹੈ, ਜਿਸ ਨਾਲ ਸਿਗਨਲਾਂ ਨੂੰ ਹੋਰ ਦੂਰ ਪ੍ਰਸਾਰਿਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ ਅਤੇ ਬੋਰਡ 'ਤੇ ਹੋਰ ਸਾਕਟਾਂ ਨਾਲ ਵੀ ਜੋੜਿਆ ਜਾ ਸਕਦਾ ਹੈ।

ਇੰਟਰਪੋਜ਼ਰ ਪਰਤ ਸਿਲੀਕਾਨ ਅਤੇ ਜੈਵਿਕ ਪਦਾਰਥਾਂ ਦੀ ਬਣੀ ਹੋ ਸਕਦੀ ਹੈ ਅਤੇ ਮਲਟੀ-ਡਾਈ ਡਾਈ ਅਤੇ ਬੋਰਡ ਦੇ ਵਿਚਕਾਰ ਇੱਕ ਪੁਲ ਵਜੋਂ ਕੰਮ ਕਰਦੀ ਹੈ।ਸਿਲੀਕਾਨ ਇੰਟਰਪੋਜ਼ਰ ਲੇਅਰ ਉੱਚ ਬਰੀਕ ਪਿੱਚ I/O ਘਣਤਾ ਅਤੇ TSV ਨਿਰਮਾਣ ਸਮਰੱਥਾਵਾਂ ਵਾਲੀ ਇੱਕ ਪ੍ਰਮਾਣਿਤ ਤਕਨਾਲੋਜੀ ਹੈ ਅਤੇ 2.5D ਅਤੇ 3D IC ਚਿੱਪ ਪੈਕੇਜਿੰਗ ਵਿੱਚ ਮੁੱਖ ਭੂਮਿਕਾ ਨਿਭਾਉਂਦੀ ਹੈ।

ਇੱਕ ਸਿਸਟਮ ਵਿਭਾਜਿਤ ਵਿਚਕਾਰਲੀ ਪਰਤ ਦਾ ਆਮ ਲਾਗੂ ਕਰਨਾ

ਮੁੜ ਵੰਡਣ ਪਰਤ

ਮੁੜ ਵੰਡ ਪਰਤ ਵਿੱਚ ਤਾਂਬੇ ਦੇ ਕਨੈਕਸ਼ਨ ਜਾਂ ਅਲਾਈਨਮੈਂਟ ਸ਼ਾਮਲ ਹੁੰਦੇ ਹਨ ਜੋ ਪੈਕੇਜ ਦੇ ਵੱਖ-ਵੱਖ ਹਿੱਸਿਆਂ ਦੇ ਵਿਚਕਾਰ ਬਿਜਲੀ ਦੇ ਕਨੈਕਸ਼ਨਾਂ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਂਦੇ ਹਨ।ਇਹ ਧਾਤੂ ਜਾਂ ਪੌਲੀਮੇਰਿਕ ਡਾਈਇਲੈਕਟ੍ਰਿਕ ਸਮੱਗਰੀ ਦੀ ਇੱਕ ਪਰਤ ਹੈ ਜਿਸ ਨੂੰ ਬੇਅਰ ਡਾਈ ਨਾਲ ਪੈਕੇਜ ਵਿੱਚ ਸਟੈਕ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, ਇਸ ਤਰ੍ਹਾਂ ਵੱਡੇ ਚਿੱਪਸੈੱਟਾਂ ਦੀ I/O ਸਪੇਸਿੰਗ ਨੂੰ ਘਟਾਇਆ ਜਾ ਸਕਦਾ ਹੈ।ਮੁੜ ਵੰਡਣ ਵਾਲੀਆਂ ਪਰਤਾਂ 2.5D ਅਤੇ 3D ਪੈਕੇਜ ਹੱਲਾਂ ਦਾ ਇੱਕ ਅਨਿੱਖੜਵਾਂ ਅੰਗ ਬਣ ਗਈਆਂ ਹਨ, ਜਿਸ ਨਾਲ ਉਹਨਾਂ 'ਤੇ ਚਿਪਸ ਨੂੰ ਵਿਚਕਾਰਲੇ ਲੇਅਰਾਂ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਇੱਕ ਦੂਜੇ ਨਾਲ ਸੰਚਾਰ ਕਰਨ ਦੀ ਇਜਾਜ਼ਤ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ।

ਮੁੜ ਵੰਡ ਲੇਅਰਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਏਕੀਕ੍ਰਿਤ ਪੈਕੇਜ

ਟੀ.ਐੱਸ.ਵੀ

TSV 2.5D ਅਤੇ 3D ਪੈਕੇਜਿੰਗ ਹੱਲਾਂ ਲਈ ਇੱਕ ਪ੍ਰਮੁੱਖ ਲਾਗੂਕਰਨ ਤਕਨਾਲੋਜੀ ਹੈ ਅਤੇ ਇੱਕ ਤਾਂਬੇ ਨਾਲ ਭਰਿਆ ਵੇਫਰ ਹੈ ਜੋ ਸਿਲੀਕਾਨ ਵੇਫਰ ਡਾਈ ਦੁਆਰਾ ਇੱਕ ਲੰਬਕਾਰੀ ਇੰਟਰਕਨੈਕਟ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।ਇਹ ਇੱਕ ਬਿਜਲਈ ਕੁਨੈਕਸ਼ਨ ਪ੍ਰਦਾਨ ਕਰਨ ਲਈ ਪੂਰੇ ਡਾਈ ਵਿੱਚੋਂ ਲੰਘਦਾ ਹੈ, ਡਾਈ ਦੇ ਇੱਕ ਪਾਸੇ ਤੋਂ ਦੂਜੇ ਪਾਸੇ ਸਭ ਤੋਂ ਛੋਟਾ ਰਸਤਾ ਬਣਾਉਂਦਾ ਹੈ।

ਥਰੋ-ਹੋਲ ਜਾਂ ਵਿਅਸ ਵੇਫਰ ਦੇ ਅਗਲੇ ਪਾਸੇ ਤੋਂ ਇੱਕ ਖਾਸ ਡੂੰਘਾਈ ਤੱਕ ਨੱਕਾਸ਼ੀ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਜਿਸ ਨੂੰ ਫਿਰ ਇੱਕ ਸੰਚਾਲਕ ਸਮੱਗਰੀ (ਆਮ ਤੌਰ 'ਤੇ ਤਾਂਬਾ) ਜਮ੍ਹਾ ਕਰਕੇ ਇੰਸੂਲੇਟ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਅਤੇ ਭਰਿਆ ਜਾਂਦਾ ਹੈ।ਇੱਕ ਵਾਰ ਜਦੋਂ ਚਿੱਪ ਬਣ ਜਾਂਦੀ ਹੈ, ਤਾਂ ਇਸ ਨੂੰ ਵੇਫਰ ਦੇ ਪਿਛਲੇ ਪਾਸੇ ਤੋਂ ਪਤਲਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਤਾਂ ਜੋ TSV ਇੰਟਰਕਨੈਕਟ ਨੂੰ ਪੂਰਾ ਕਰਨ ਲਈ ਵੇਫਰ ਦੇ ਪਿਛਲੇ ਪਾਸੇ 'ਤੇ ਜਮ੍ਹਾਂ ਕੀਤੀ ਗਈ ਧਾਤੂ ਅਤੇ ਧਾਤੂ ਨੂੰ ਬੇਨਕਾਬ ਕੀਤਾ ਜਾ ਸਕੇ।